高速突發模式誤碼測試儀的FPGA實現方案

摘要：突發模式誤碼測試儀與一般連續誤碼測試儀不同，其接收端在誤碼比對前要實現在十幾位內，對具有相位跳變特點的信號進行時鐘提取和數據恢復，并且在誤碼比對時須濾除前導碼和定界符，僅對有效數據進行誤碼統計。本文提出一種基于FPGA實現的高速突發模式誤碼測試儀設計方案，并介紹該方案的總體設計過程，以及FPGA中主要功能邏輯模塊的工作原理和控制系統的設計。該測試儀應用于1．25 GHz GPON系統突發式光接收模塊的誤碼測試中，具有較好的性能和實際意義。

引言

無源光網絡PON以其*的優勢在網絡中已經規?；貞谩Ｓ捎贕PON系統在現有PON系統中帶寬利用率zui高，系統成本zui低，且具有全業務支持能力，因此其前景被普遍看好，成為眾多電信運營商和設備制造商推崇的寬帶接入技術。

在GPON中，下行數據是以廣播形式發送的，上行數據由多個用戶終端按時分多址的方式發送的數據包組成。因傳輸路徑不同，各數據包有不同衰減，不同數據包相位間存在跳變，數據包中存在長連“1”、“0”，這些因素的影響使得OLT突發接收模塊接收的信號是特殊的突發光信號。對于上行的突發信號，OLT突發接收模塊不僅要從中恢復出幅值相等的信號，而且要消除相位突變，即完成時鐘和相位的對齊，因此OLT輸出的信號應該為幅值相等且時鐘和相位對齊的電信號。本突發模式誤碼測試儀的作用是，準確地判斷被測的OLT突發接收模塊的完成幅值恢復響應時間和其可靠性。

1 突發模式誤碼測試原理

與一般連續誤碼測試儀相同的是，突發誤碼測試儀也由發送和接收兩部分組成。發送部分發送可預知的信號作為測試信號來模擬實際信道中傳輸信號，并將該信號送到待測設備中；接收部分產生與發送部分相同的信號，用以和接收的信號逐位比對，并統計誤碼數和誤碼率。

與一般連續誤碼測試儀不同的是，突發誤碼測試儀發送部分發送的測試信號要模擬突發信號，即具有相位突變和幅度不均衡的特點。此外，接收部分要從接收到的可能存在相位跳變信號中準確地提取時鐘和恢復數據。

根據突發誤碼測試儀的特點，其總體設計框圖如圖1所示。

突發接收模塊（BMRx）是要測試的模塊。突發誤碼測試儀用FPGA邏輯來實現兩路時分復用（TDMA）數據的輸出，兩路數據先分別通過光可變衰減器不同幅度的衰減后，再經過不同長度的光纖的時延，zui后經過光合路器合為1路信號輸出。光合路器的輸出數據近乎于實際GPON中的上行突發信號，且假定信號在經過這些路徑后沒有出現誤碼。模擬的突發信號在經過待測突發接收模塊后，經過包分離電路提取1路包數據（ON-U#1或ONU#2），該路包數據zui后經過突發模式時鐘數據恢復芯片提取出時鐘和4路并行數據。FPGA將提取的時鐘作為誤碼比對的源時鐘，并將4路并行數據重構造后與本地產生的數據進行比對，統計誤碼。

2 FPGA中邏輯功能模塊設計

作為實現突發模式誤碼測試儀的重要芯片，FPGA主要實現如下功能：

①發送端產生兩路高速的時分復用信號，這兩路信號要具有GPON上行數據包的特點，即32位保護時間，44位前導碼，20位定界符。

②接收部分將接收到的4位寬的數據并化為8位寬的數據，并搜尋定界符將接收的數據進行邊界對齊。

③誤碼檢測器將接收到的邊界對齊后的數據與本地產生的偽隨機碼進行比對，僅對有效數據中出現的誤碼進行統計。

④同步檢測，失步后的重新同步。

圖2為FPGA中實現的主要邏輯功能模塊。


①控制信號譯碼器根據Microblaze微處理器通過GPIO_IN輸入的地址信息，將控制信息賦值給誤碼測試邏輯模塊相應的控制信號。控制信息主要包括：包長度、保護時間長度、前導碼長度、碼型選擇、GTP屬性的DRP地址和值、時鐘合成芯片的控制信息等。

②狀態編碼器將誤碼測試模塊的狀態信息存儲映射到不同地址的GPIO_OUT上，然后傳送給Microblaze微處理器。輸出的狀態信息主要包括：誤碼比特數、接收到的總碼數、同步狀態、接收無信號等。

③碼型產生器模塊包含PRBS產生器和數據包頭產生器2個子模塊。PRBS產生器根據碼型選擇控制信號產生相應碼型的8位寬度偽隨機序列，數據包頭產生器模擬GPON上行數據包包頭結構的特點中產生類似前導碼和定界符的碼型。碼型產生器模塊還包含1個數據包封裝有限狀態機，它的主要作用是產生發送碼狀態的控制信號，將包頭數據、包間隔（保護時間）、CID（長連O／1）穿插在PRBS中以模擬GPON上行數據。包含兩路包信號的數據txdata在與包分離信號相與后，分離成兩路時分復用的信號txdata0和txdatal，時序如圖3所示。



④GTP0和GTPl為FPGA芯片的固核。它將低速的8位寬度的并行數據txdatal和txdata2串化為1路高速的串行數據，可以通過修改GTP的DRP屬性來改變發送數據的速率。GTP還負責向發送端提供同步時鐘。

⑤數據重構模塊將接收到的4位寬的數據并化為8位寬的數據，并搜尋16位定界符將接收的數據進行邊界對齊。

⑥誤碼檢測器主要由1個本地偽隨機序列產生器、1個接收狀態機和1個同步檢測狀態機構成。本地偽隨機序列產生器與發送端的隨機序列產生器階數和本原多項式相同，它生成的偽隨機數據與接收到的數據進行比對，對比的結果由誤碼計數器進行統計。接收狀態機根據定界符檢測信號和包長（包1或包2）計數器來判斷接收的數據是否為有效數據，并生成一個有效數據指示信號。同步檢測狀態機根據比對結果判斷本地隨機序列產生器生成的數據與接收到的數據是否已經同步，如果沒有同步，本地偽隨機序列產生器將從接收的數據中截取32位的連續信號作為其移位寄存器的初始值來產生后面的數據以重新同步（灌碼同步）。

⑦誤比特計數器用來統計誤比特數，它僅對有效數據中出現的誤碼進行統計。接收字計數器用來統計接收到的有效數據字節數。

3 控制系統設計

本設計中使用Microblaze嵌入式軟核處理器來實現對誤碼測試儀邏輯部分的控制，控制部分的硬件框圖如圖4所示。GPIO1用于處理器與BERT核的通信；GPIO2與LED和撥碼開關相連，用于顯示狀態和板級控制誤碼測試儀；GPl03與LCD相連，將誤碼測試結果顯示于LCD上；count-er 64為64位寬的計數器，用于記時。UART通過RS232與電腦相連，讀取在PC上設定的控制信息并將誤碼測試結果和誤碼儀的狀態詳細地顯示在PC上。

控制程序包含的函數主要有GPIO驅動、UART驅動、LCD驅動、GTP DRP屬性的讀改寫函數、BERT的控制和狀態讀取函數、誤碼率計算函數、主函數等。主函數提供一個用戶與誤碼測試儀交互的平臺，其流程如圖5所示。

在上電或復位后，系統初始化LCD和UART，并加載上次保存的用戶設置以初始化BERT。然后進入主菜單，主菜單上可以通過選擇相應選項進入相應的操作。通過讀取誤碼測試加載的上次保存的用戶設置，核對本次用戶需要的設置是否與上次保存的設置相同，如果不同可以返回主菜單，從主菜單進入相應的設置操作，進行參數的修改。修改完畢后，如果用戶要保存本次設置，可以進行保存再返回主界面；如果不需要保存，則直接返回主界面。從主界面上可以選擇誤碼測試顯示進入誤碼測試結果顯示界面，在顯示誤碼測試結果前，控制程序會*行計算誤碼率，以保證實時顯示誤碼測試結果。

4 系統驗證與設計總結

為了驗證系統的性能，分別用該儀器做了自環測試和對1．25 GHz GPON系統突發式光接收模塊的誤碼測試。在自環測試中，發送的數據不通過光路直接送到BMCDR的接收端。測試結果表明，在電信號信道中誤碼測試系統自身不會誤碼。在對1．25 GHz GPON系統突發式光接收模塊測試過程中，采用兩個步驟的測試。步驟1中，按圖1連接誤碼測試系統，兩路數據包信號0UN#1和0UN#2都不經過可變光衰減器的衰減，經光合路器合路后的光信號中所有包信號幅值一致，用以驗證誤碼測試系統光路中是否產生誤碼，實驗結果同樣驗證了誤碼測試系統自身不會產生誤碼。步驟2中，對一路數據包信號進行不同幅度的衰減，使光合路器輸出的光信號存在幅值的跳變，并在兩路數據包信號存在不同幅值跳變的情況下，分別測試突發式光接收模塊的誤碼性能。試驗中使用的被測突發式光接收模塊強包弱包幅度相差20 dB，保護時間為32位，速率為1．248 8 Gbps的情況下誤碼率低于10-12。，說明此誤碼測試系統具有較好的性能。