ASR6601CB ASR6601CB 低功耗芯片

產(chǎn)品特點：

ASR6601支持多種內(nèi)存選擇，包括256KB的閃存和64KB的SRAM等，內(nèi)置嵌入式LCD驅(qū)動程序，支持AES、DES、RSA、ECC、SHA、SM2/3/4硬件加密。通過SoC設計，ASR6601成為目前市場上功耗更優(yōu)、性能、成本的LPWAN芯片，極大降低了用戶設計門檻，同時幫用戶節(jié)省大量開發(fā)時間并減少物料清單和運營成本，尤其適用于大批量應用的項目和需要定制化設計的項目。

芯片特性：

SX1262 IP+Arm Cortex M4內(nèi)核

- 頻率范圍：150MHz~960MHz
- 功率+22 dBm射頻輸出
- 高靈敏度：-148 dBm
- 支持Class A/B/C/AliWAN協(xié)議
- 在LoRa調(diào)制模式下可編程比特率高達62.5 Kbps
- 在（G）FSK調(diào)制模式下可編程比特率高達300 Kbps
- 前導碼檢測
- 嵌入式內(nèi)存（高達256 KB的閃存和64 KB的SRAM）。
- 32.768千赫外部手表晶體振蕩器
- 射頻收發(fā)器用32mhz外部晶體振蕩器
- SoC用24 MHz外部晶體振蕩器（可選）
- 內(nèi)置4mhz RC振蕩器
- 嵌入式內(nèi)部高頻（48mhz）RC振蕩器
- 嵌入式內(nèi)部低頻（32.768 KHz）RC振蕩器
- 嵌入式內(nèi)部鎖相環(huán)產(chǎn)生48兆赫時鐘
- 多達42個可配置GPIO:3 x I2C、1 x I2S、4 x UART、1 x LPUART、1 x SWD、3 x SPI，1 x QSPI和2 x WDG
- 4 x GPtimer、2 x Basic Timer、2 x LP Timer和1 x Sys Ticker
- 48兆赫ARM Cortex-M4 CPU
- 4通道DMA引擎x 2
- 嵌入式12位1 Msps SAR ADC
- 嵌入式12位DAC
- 嵌入式3 x OPA
- 嵌入式2 x低功耗比較器
- 嵌入式LCD驅(qū)動程序
- 嵌入式LD、TD、VD和FD
- 支持AES、DES、RSA、ECC、SHA和SM2/3/4
- 封裝：QFN48，6 mm x 6 mm（ASR6601CB） GPIO 26個
　 　     QFN68，8 mm x 8 mm（ASR6601SE） GPIO 42個

ASR6601內(nèi)部設計框圖：